IEEE

IEEE 1364-2005

IEEE Standard for Verilog Hardware Description Language

IEEE 1364-2005

IEEE Standard for Verilog Hardware Description Language


IEEE 1364-2005

Стандарт IEEE для Verilog Hardware Description Language


Действует

Дата ввода
07.04.2006
Дата утверждения
Тип Цена
Электронная версия ( PDF ) 276.00
Печатная копия По запросу
Redline - Электронная версия ( PDF ) По запросу
Redline - Печатная копия По запросу

Наименования

IEEE 1364-2005 IEEE Standard for Verilog Hardware Description Language

IEEE 1364-2005 Стандарт IEEE для Verilog Hardware Description Language

Утверждено

Информация отсутствует

Область применения

Verilog is a hardware description language (HDL) that was standardized as IEEE Std 1364™-1995 and first revised as IEEE Std 1364-2001. This revision corrects and clarifies features ambiguously described in the 1995 and 2001 editions. It also resolves incompatibilities and inconsistencies of IEEE 1364-2001 with IEEE Std 1800™-2005.The intent of this standard is to serve as a complete specification of the Verilog HDL. This standard contains the following:— The formal syntax and semantics of all Verilog HDL constructs— The formal syntax and semantics of standard delay format (SDF) constructs— Simulation system tasks and functions, such as text output display commands— Compiler directives, such as text substitution macros and simulation time scaling— The programming language interface (PLI) binding mechanism— The formal syntax and semantics of the Verilog procedural interface (VPI)— Informative usage examples— Informative delay model for SDF— The VPI header file

Разделы

[2] IEEE Computer Society

Изменения

Информация отсутствует

Основополагающие документы

Информация отсутствует

Документ заменяют

Информация отсутствует

Документ заменил

Информация отсутствует

Основополагающие документы

Информация отсутствует